Xilinx KCU116: Het kosteneffectieve 100 Gbps netwerk & opslag FPGA-ontwikkelplatform

De Kintex® UltraScale+™-familie wordt beschouwd als het FPGA-apparaat met de beste prijs-prestatie/watt-verhouding, gebouwd op TSMC 16 nm FinFET-technologie van Xilinx®. Door de combinatie van de nieuwe UltraRAM en de nieuwe interconnectie-optimalisatietechnologie (SmartConnect), biedt dit apparaat de meest kosteneffectieve oplossing voor toepassingen die zendontvangers met hoge capaciteit vereisen voor 100 Gbps-connectiviteitskernen. Deze familie is speciaal ontworpen voor netwerk- en opslagtoepassingen, zoals verwerking van netwerkpakketten en draadloze MIMO-technologie, 100 Gbps bekabelde netwerken, versnelling van industriële en datacenternetwerken, en versnelling van NVMe SSD-opslag (solid-state drive). Dit artikel demonstreert de 100 Gbps oplossing van TCP Offload Engine networking en NVMe SSD implementatie op Xilinx's KCU116 Evaluation Kit door gebruik te maken van Design Gateway's TOE100G-IP Core die voor CPU oplossingen is met 12 GB/s TCP transmissie over 100 GbE interface en NVMeG4-IP Core die in staat is om ongelooflijk snelle prestaties van ongeveer 4 GB/s per SSD te bereiken.

Inleiding tot de Kintex® UltraScale+ KCU116-evaluatiekit

De KCU116 is ideaal voor het evalueren van belangrijke Kintex UltraScale+ eigenschappen, met name de 28 Gbps zendontvangerprestaties. Deze kit is zeer geschikt voor snelle prototyping op basis van een XCKU5P-2FFVB676E FPGA-apparaat.

Inbegrepen op het bord zijn een onboard 1 GB 32-bit DDR4-2666, FMCuitbreidingspoorten voor 1 x M.2 NVMe SSD, en PCIe Gen4 x8 lanes voor maximaal 2 x M.2 NVMe SSD-interface. De 16 x 28 Gbps GTY-zendontvangers zijn beschikbaar voor zowel PCIe Gen4 als 100 GbE interface-implementatie en zijn voorzien van een verscheidenheid aan perifere interfaces en FPGA-logica voor door de gebruiker op maat gemaakte ontwerpen.

Afbeelding 1: KCU116-evaluatiekit. (Bron afbeelding: Xilinx Inc.)

Samen met Design Gateway's IP Cores, biedt de KCU116 alles wat nodig is om state-of-the-art 100 Gbps netwerk- en opslagoplossingen te ontwikkelen zonder dat MPSoC ondersteuning nodig is.

Implementatie van 100Gbps netwerk- en opslagoplossingen

Afbeelding 2: 100 Gbps netwerk- & opslagoplossing op KCU116. (Bron afbeelding: Design Gateway)

Hoewel Kintex UltraScale+ devices niet zijn voorzien van MPSoC-technologie zoals Zynq UltraScale+, is het mogelijk om de networking en NVMe opslag protocol verwerking te implementeren zonder processoren en OS nodig te hebben door gebruik te maken van Design Gateway's IP Cores oplossingen:

1. TOE100G-IP: 100 GbE volledige TCP-protocolstack IP-kern zonder dat een CPU nodig is
2. NVMeG4-IP: Standalone NVMe Host Controller met ingebouwde PCIe Gen4 Soft IP

Zowel TOE100G-IP als NVMeG4-IP kunnen werken zonder de noodzaak van CPU/OS/Driver. Gebruikerslogica voor het besturings- en gegevenspad met beide IP's kan worden geïmplementeerd door pure hardwarelogica of bare-metal OS van Microblaze, waardoor de ontwikkeling van toepassingen en algoritmen op hoog niveau sneller en eenvoudiger wordt zonder dat u zich zorgen hoeft te maken over ingewikkelde netwerk- en NVMe-protocollen. Dit opent nieuwe mogelijkheden voor geavanceerde oplossingen op systeemniveau, zoals het vastleggen van sensordata, onboard computation en op AI gebaseerde Edge computing-apparatuur.

TOE100G-IP van Design Gateway voor UltraScale+-apparaat

Afbeelding 3: TOE100G-IP-systemen. (Bron afbeelding: Design Gateway)

De TOE100G IP-kern implementeert de TCP/IP-stack (in hardwire logica) en verbindt deze met de 100 Gb Ethernet Subsystem-module van Xilinx voor de onderlaag-hardware. De gebruikersinterface van het TOE100G IP bestaat uit een Register-interface voor besturingssignalen en een FIFO-interface voor datasignalen. Het TOE100G IP is ontworpen om verbinding te maken met het 100 Gb Ethernet subsysteem dat een 512-bit AXI4-ST gebruikt om verbinding te maken met de gebruikersinterface. Het Ethernet subsysteem, geleverd door Xilinx, omvat EMAC, PCS, en PMA functies. De klokfrequentie van de gebruikersinterface van het 100 Gb Ethernet-subsysteem is gelijk aan 322,265625 MHz.

TOE100G-IP's kenmerken

• Volledige TCP/IP-stackimplementatie
• Ondersteuning van één sessie door één TOE100G IP (Multisessie kan worden geïmplementeerd door meerdere TOE100G IP's te gebruiken)
• Ondersteunt zowel Server als Client mode (Passief/Actief openen en sluiten)
• Ondersteuning Jumbo frame
• Eenvoudige data-interface door standaard FIFO-interface
• Eenvoudige besturingsinterface via RAM-interface met enkele poort

Het gebruik van FPGA-bronnen op het XCKU5P-2FFVB676E FPGA-apparaat is weergegeven in Tabel 1 hieronder.

Tabel 1: Voorbeeld van implementatiestatistieken voor Kintex Ultrascale+ apparaat

Meer details over de TOE100G-IP staan beschreven in de datasheet, die kan worden gedownload van de Design Gateway website.

NVMe PCIe Gen4 Host Controller voor GTY-zendontvangers van Design Gateway

De Kintex UltraScale+ is voorzien van een GTY-zendontvanger die in staat is een PCIe Gen4 interface te ondersteunen, maar een PCIe Gen4 geïntegreerd blok en ARM-processor zijn niet beschikbaar.

Design Gateway heeft dit probleem opgelost door de NVMeG4-IP core te ontwikkelen die in staat is om als een standalone NVMe hostcontroller te draaien met ingebouwde PCIe soft IP en PCIe bridge logica in één core. Door NVMe PCIe Gen4 SSD-toegang mogelijk te maken, wordt de gebruikersinterface vereenvoudigd en kunnen standaardfuncties worden ontworpen voor gebruiksgemak zonder dat kennis van het NVMe-protocol nodig is.

Afbeelding 4: NVMeG4-IP-blokschema. (Bron afbeelding: Design Gateway)

NVMeG4-IP's kenmerken

• In staat om de toepassingslaag, transactielaag, gegevenslinklaag en sommige delen van de fysieke laag te implementeren voor toegang tot de NVMe SSD zonder CPU of extern DDR-geheugen
• Werkt met Xilinx PCIe PHY IP geconfigureerd als een 4-baans PCIe Gen4 (256-bitbus-interface)
• Inclusief 256 Kbyte RAM databuffer
• Ondersteunt zes commando's, te weten Identify, Shutdown, Write, Read, SMART, en Flush (optionele ondersteuning van extra commando's beschikbaar)
• De klokfrequentie van de gebruiker moet groter zijn dan of gelijk aan de PCIe-klok (250 MHz voor Gen4)

Het gebruik van FPGA-resources op het XCKU5P-2FFVB676E FPGA-apparaat is weergegeven in Tabel 2 hieronder.

Tabel 2: Voorbeeld van implementatiestatistieken voor Kintex Ultrascale+ apparaat.

Meer details van de NVMeG4-IP zijn beschreven in de datasheet, die kan worden gedownload van de Design Gateway website.

Voorbeeld TOE100G-IP implementatie & prestatie resultaat op KCU116

Figuur 5 toont het overzicht van het referentieontwerp op basis van de KCU116 om de TOE100G-IP-implementatie te demonstreren. Het demosysteem omvat Bare-metal OS Microblaze systemen, gebruikerslogica en Xilinx's 100 Gb Ethernet Subsystemen.

Afbeelding 5: Blokschema TOE100G-IP-demosystemen. (Bron afbeelding: Design Gateway)

Het demosysteem is ontworpen om de werking van TOE100G-IP in zowel Client- als Server-modus te evalueren. De testlogica maakt verzenden en ontvangen van gegevens mogelijk met een testpatroon voor de hoogst mogelijke datasnelheid aan de gebruikersinterfacezijde. Voor een 100 GbE interface met de KCU116 zijn vier SFP+ zendontvangers (25GBASE-R) en een vezelkabel nodig, zoals afgebeeld in Afbeelding 6.

Afbeelding 6: TOE100G-IP-demo-omgeving ingesteld op KCU116. (Bron afbeelding: Design Gateway)

Het voorbeeld van het testresultaat bij vergelijking van 100G met andere (1G/10G/25G/40G) wordt getoond in Afbeelding 7.

Afbeelding 7: Vergelijking van de TOE100G-IP-prestaties met 1G/10G/25G/40G op de KCU116. (Bron afbeelding: Design Gateway)

Het testresultaat toont aan dat TOE100G-IP in staat is een snelheid van ongeveer 12 GB/s TCP-transmissie te bereiken.

Voorbeeld van NVMeG4-IP implementatie en prestatieresultaat op KCU116

Afbeelding 8 toont het overzicht van het referentieontwerp op basis van de KCU116 om de 1CH NVMeG4-IP implementatie te demonstreren. Het is mogelijk om meerdere instanties van NVMeG4-IP te implementeren om hogere opslagprestaties te bereiken als de FPGA-bronnen beschikbaar zijn van het door de gebruiker aangepaste ontwerp.

Voor meer details van het NVMeG4-IP referentie-ontwerp, verwijzen wij u naar het NVMeG4-IP referentie-ontwerpdocument op Design Gateway's website.

Afbeelding 8: NVMeG4-IP referentie-ontwerpoverzicht. (Bron afbeelding: Design Gateway)

Het demosysteem is ontworpen om gegevens te schrijven/controleren met de NVMe SSD op de KCU116. De gebruiker bestuurt de test via een seriële console. Voor de NVMe SSD interface met de KCU116 is een AB18-PCIeX16 adapterkaart nodig, zoals getoond in Afbeelding 9.

Afbeelding 9: NVMeG4-IP-demo-omgeving opgezet op KCU116. (Bron afbeelding: Design Gateway)

Het voorbeeldtestresultaat bij het gebruik van het demosysteem op de KCU116 met de 512 GB Samsung 970 Pro wordt getoond in Afbeelding 10.

Afbeelding 10: NVMe SSD lees-/schrijfprestaties op KCU116 door gebruik van Samsung 970 PRO S. (Bron afbeelding: Design Gateway)

Conclusie

Zowel de TOE100G-IP als de NVMeG4-IP Core bieden de oplossing om gebruik te maken van de 100 Gbps connectiviteit op de KCU116-kaart voor de implementatie van netwerken en NVMe opslagtoepassingen. Eén TOE100G-IP is in staat tot ongeveer 12 GB TCP-transmissie over 100 GbE. De NVMeG4-IP kan zeer high-performance opslag bieden met NVMe PCIe Gen4 bij ongeveer 4 GB/s per SSD. Meerdere instanties van NVMeG4-IP kunnen worden gebruikt om een RAID0-controller te vormen en kunnen de opslagprestaties verhogen om de 100 GbE transmissiesnelheid te evenaren.

De KCU116-evaluatiekit en Design Gateway's netwerk- en opslag-IP-oplossingen bieden de mogelijkheid om het doel van de hoogst mogelijke prestaties te bereiken met het laagst mogelijke gebruik van FPGA-bronnen voor een zeer kosteneffectieve oplossing of product op basis van het Xilinx® Kintex UltraScale+®-apparaat.

Voor meer details over de TOE100G-IP en NVMeG4-IP, zijn de datasheet, het beschikbare referentie-ontwerp en de demo-omgeving setup beschikbaar op de website van Design Gateway op:

https://dgway.com/TOE100G-IP_X_E.html

https://dgway.com/NVMeG4-IP_X_E.html